PLAN DE LA ASIGNATURA

SISTEMAS ELECTRÓNICOS DIGITALES

 

Tercer Curso de Ingeniería de Telecomunicación

Escuela Superior de Ingenieros

 

 

  1. Profesorado

 

  1. Ubicación del profesorado
  2. El profesorado se encuentra en las dependencias del área de Tecnología Electrónica, del departamento de Ingeniería Electrónica, situadas en la entreplanta E2 esquina SurOeste del edificio principal de la Escuela de Ingenieros y en la primera planta del edificio L2 de laboratorios.

     

  3. Reseña metodológica
  4.  

    El objetivo principal de la asignatura Sistemas Electrónicos Digitales es el aprendizaje del diseño electrónico digital. La materia impartida es una continuación de los conocimientos previamente adquiridos en la asignatura Circuitos Electrónicos de 2 curso. La asignatura es anual con 3 horas de clase teóricas semanales.

    El contenido del primer cuatrimestre comienza con el estudio de los dispositivos de memoria, dispositivos lógicos programables de baja capacidad (PLDs) y de alta capacidad (CPLDs y FPGAs), el lenguaje de descripción hardware VHDL y convertidores analógico/digitales y digitales/analógicos. Finalmente se introducen los conceptos básicos de un microprocesador y se particularizan dichos conceptos en el microcontrolador MC68HC11A8 de Motorola.

    El segundo cuatrimestre se dedica en exclusiva al estudio del procesador digital de señal (DSP). Se estudia la familia de procesadores digitales de señales TMS320C3X de Texas Instruments. Dicho estudio se estructura en tres grandes bloques que son: las características microprocesadoras del TMS320C3X, sus periféricos internos y, finalmente, aplicaciones de estos dispositivos.

     

  5. Programa de la asignatura
  6. Los contenidos que se impartirán en la asignatura han sido estructurados en 3 capítulos con los siguientes temas:

    CAPITULO I. DISPOSITIVOS LOGICOS PROGRAMABLES.

    Tema 1. Dispositivos de memoria: ROM, RAM, EPROM, ...

    Tema 2. Dispositivos Lógicos Programables de baja capacidad: PLD, PAL, ...

    Tema 3. Dispositivos Lógicos Programables de alta capacidad: CPLD, FPGA y

    ASIC.

    Tema 4. Lenguaje de Descripción Hardware VHDL.

     

    CAPITULO II. COMUNICACION CON SEÑALES ANALOGICAS.

    Tema 5. Convertidores Digitales/Analógicos.

    Tema 6. Convertidores Analógicos/Digitales.

    CAPITULO III. SISTEMAS MICROCONTROLADORES

    Tema 7. Introducción a los microprocesadores.

    Tema 8. Generalidades de la familia M68HC11.

    Tema 9. Periféricos de Entrada/Salida del 68HC11A8.

    CAPITULO IV. PROCESADOR DIGITAL DE SEÑAL

    Tema 1. Introducción a los Procesadores digitales de señal, DSPs.

    Tema 2. Familia TMS320C3x: Características generales.

    Tema 3. Familia TMS320C3x: Descripción del software.

    Tema 4. Familia TMS320C3x: Periféricos internos.

    Tema 5. Periféricos externos: aplicaciones con la familia TMS320C3x.

    Tema 6. Aplicaciones prácticas con el DSP TMS320C3x.

     

     

     

     

     

  7. Exámenes de la asignatura.

Aun cuando la asignatura se considera un todo y no es aconsejable ni posible su división en unidades independientes, se realizará un agrupamiento de temas en dos parciales. Por tanto, se realizarán dos exámenes parciales a lo largo del curso. Cada examen constará de dos partes:

El examen en su conjunto se valorará de 0 a 10 puntos y para aprobar el examen será necesario cumplir dos condiciones:

 

  1. Trabajos adicionales.
  2. El alumno es invitado a realizar trabajos voluntarios sobre temas de la asignatura bajo la supervisión de los profesores de ésta. En ningún caso estos trabajos adicionales pueden servir para aprobar a un alumno.

     

     

  3. Eliminación de materia.
  4. Como se dijo anteriormente, se realizarán dos exámenes parciales a lo largo del curso. Estos exámenes se considerarán aprobados cuando la nota sea igual o superior a cinco (5) y la materia se considerará eliminada en la convocatoria de Junio.

    Si un alumno aprueba ambos parciales se considerará aprobado por curso y la nota final será la media de los dos exámenes parciales, aumentada en su caso, por el trabajo adicional realizado.

    Si aprueba sólo un parcial, deberá presentarse en la convocatoria final de Junio exclusiva-mente al parcial no aprobado. Si en esta convocatoria el alumno aprueba el parcial suspenso el alumno tendrá aprobada la asignatura y su nota final será la media de los dos parciales aprobados.

    En cualquier caso, si el alumno no aprueba toda o parte de la asignatura en la convocatoria de Junio, deberá examinarse de toda la asignatura en la convocatoria de Septiembre. Lo mismo para la convocatoria de Diciembre.

     

     

     

     

     

  5. Bibliografía.

Básica:

Recomendada:

Otra: