Circuito ASIC mixto para la lectura remota de Contadores Eléctricos
El desarrollo de un sistema de telemedida
de contadores elcétricos para conocer la demanda energética
instantanea. El
circuito es un sistema del lectura de
disco de un contador eléctrico, protegiendo contra posibles fraudes
y transformando el
giro a un tren de pulsos. (Ganador
del 1er Premio a los Proyectos Fin de Carrera que otorga el Colegio Oficial
de Ingenieros Industriales de Andalucía Occidental)
Tesis Doctoral (1994)
Nuevas Metodologías Heurísticas
Aplicadas al Diseño de Circuitos
Integrados
DIRECTOR: Antonio Jesús Torralba Silgado.
Resumen
El diseño microelectrónico
ha precisado desde sus orígenes de herramientas de ayuda eficientes
que permitieran reducir
riesgos en el desarrollo de los diseños.
El objeto de esta tesis es el desarrollo
de nuevas técnicas heurísticas que permitan obtener soluciones
óptimas en aquellos
problemas de gran complejidad que aparecen
en el diseño automático de circuitos integrados. Las técnicas
propuestas se
aplica n al problema de la colocación
(placement) de celdas estándar en circuitos de muy alta escala de
integración. Se
propone un algoritmo combinado de particién
y enfriamiento simulado de consiguiendo, con un ajuste adecuado de los
parámetros de control importantes
mejoras en tiempos y calidad de resultado.
De particular interés resulta la
aplicación de estas técnicas de optimización al diseño
de circuitos integrados analógicos y
mixtos, dada la relativa inmadurez de
los paquetes de diseño existentes, sobre todo cuando se comparan
con el nivel de
automatización alcanzado en el
campo digital. Por ello, conocidas las propiedades de los algoritmos de
optimización, se han
llevado a cabo nuevas aproximaciones al
espacio continuo con el objetivo de aplicar estos algoritmos al problema
de la
síntesis de celdas analógicas.
En particular, se presenta una aproximación original al algoritmo
Búsqueda Tabú ( Tabu
Search) con unos beneficios respecto de
las técnicas hasta ahora utilizadas muy notables. En este caso,
el objetivo es obtener
un circuito que cumpla un conjunto de
especificaciones definidas por el diseñador, con una ocupación
mínima de área de
silicio, involucrando un simulador potente
como SPICE en cada paso del proceso.
Proyectos Industriales
Proyecto SLACE, en colaboración con GHERSA
El diseño de un concentrador de
datos para telectura de contadores de electricidad basado en el desarrollo
de un circuito
integrado de 2.000 puertas en tecnología
Gate Array de 2.5 micras de National Semiconductor. Realizado en
1991 con el software de MENTOR GRAPHIC's v7, actualmente se encuentra en
producción.
Proyecto SO, en colaboracion con LANDIS & GYR
Circuito ASIC para la lectura remota y
protección contra fraude de contadores eléctricos, con mínimo
consumo. Diseño mixto de alta complejidad desarrollado en la tecnología
Standard Cell de 3 micras de SGS Thompson. Diseño realizado en 1990-91
con el software de MENTOR GRAPHIC's v7, actualmente este circuito se encuentra
en producción.
Proyecto ERIN1, en colaboracion con INNOVA
Circuito ASIC de propósito general,
inicalmente concebido para su aplicación a sistemas de riego distribuido.
Diseño mixto (analogico-digital)
de 5.000 puertas digitales equivalentes, desarrollado en la tecnología
Standard Cell de 1.5 micras de ES2.
Realizado en 1992 con el software solo1400,
actualmente este circuito se encuentra en producción.
Proyecto SYMAC2000, en colaboracion con MAC S.A.
Circuito ASIC para el control mediante
fibra óptica de sistemas de ascensores. Diseño digital
de 4.000 puertas, desarrollado en la tecnología Sea of Gates de
1 micra de SGS Thompson. Realizado en 1993 con el software de MENTOR GRAPHIC's
v8, actualmente este
circuito se encuentra en producción.
Proyecto ASITRON, en colaboracion con MAC S.A.
Circuito ASIC para el control de velocidad
y posición aplicado motores de inducción en sistemas de ascensores.
Circuito mixto con 40.000 puertas digitales realizado en tecnología
Standard Cell de 0.7 micras de ES2. Desarrollado totalmente en VHDL mediante
el software SYNOPSYS y su layout en DFII de CADENCE, este diseño
tiene prevista su puesta en producción en el año 1996.
Proyecto MALTE, en colaboracion con GHERSA
Circuito ASIC para toma de medidas con
gran precisión en redes de alta tensión. Un sistema de comunicaciones
basado en el sistema GPS mantiene un reloj en escala UTC con precisión
de 0.1 microsegundo. El circuito permite detectar en escala UTC el instante
del paso por cero de la onda de tensión de los nodos de la red eléctrica,
con precision de décimas de microsegundo. Esta medida es centralizada
y se determina un mapa de desfases de la onda en tiempo real. Asimismo
se determina localmente la potencia activa, tensión e intensidad
eficaces, y la frecuencia en cada nodo de la red, con precision de 12 bits.
Circuito digital de 50.000 puertas realizado
en tecnología Standard Cell de 0.7 micras de ES2. Desarrollado totalmente
en VHDL mediante el software SYNOPSYS y su layout en DFII de CADENCE, este
diseño ha sido puesto en producción en el año 1996.
Recibio una
subvencion del programa GAME II
Proyecto FIPSOC, (ESPRIT 21625)
Desarrollo de una herramienta de Place
& Route para la parte digital de la FPGA diseñada en este proyecto.
Se han desarrollado herramientas específicas para realizar el empaquetado
de la lógica (FITTER) en los bloques básicos, el posicionamiento
de estos bloques sobre la FPGA (PLACEMENT), ubicación de las conexiones
(GLOBAL ROUTING) y determinación del conexionado (DETAILED
ROUTING) para esta FPGA.
Tambien se han desarrollado los programas para la programación del bloque analógico incuido en esta FPGA.
Todas estas herramientas están programadas en C++ para Windows 95/98/NT.
Proyecto INSONET
Desarrollo de un sistema de transmisión de datos a través del tendido eléctrico en un sólo chip. Utilizando una modulación OFDM se consigue una transmisión de 5MBytes/s.